

# 全国 2019 年 4 月高等教育自学考试

## 计算机组成原理试题

### 课程代码:02318

请考生按规定用笔将所有试题的答案涂、写在答题纸上。

#### 选择题部分

##### 注意事项:

1. 答题前,考生务必将自己的考试课程名称、姓名、准考证号用黑色字迹的签字笔或钢笔填写在答题纸规定的位置上。
2. 每小题选出答案后,用 2B 铅笔把答题纸上对应题目的答案标号涂黑。如需改动,用橡皮擦干净后,再选涂其他答案标号。不能答在试题卷上。

一、单项选择题:本大题共 10 小题,每小题 1 分,共 10 分。在每小题列出的备选项中只有一项是最符合题目要求的,请将其选出。

1. CPU 中用来存放 ALU 运算结果的状态信息的寄存器是
  - 程序计数器
  - 指令寄存器
  - 通用寄存器
  - 标志寄存器
2. 在计算机内部,指令信息采用的表示形式是
  - 二进制序列
  - 八进制序列
  - 十进制序列
  - 十六进制序列
3. 二进制数-1101000 的 8 位补码表示是
  - 11101000
  - 10010111
  - 10011000
  - 10000100
4. 字符 B 的 ASCII 码为 1000010,首位添加一位奇校验位组成 8 位编码,其表示为
  - 01000010
  - 11000010
  - 10000010
  - 10000100
5. 采用寄存器间接寻址方式的操作数存放在
  - 通用寄存器中
  - 内存中
  - 硬盘中
  - 指令中
6. 采用 RAM 方式存取信息的存储器是
  - 硬盘
  - 光盘
  - 磁带
  - 主存

7. 有一个 32KB 的主存储器，按字节编址需要地址线  
A. 5 条 B. 10 条  
C. 15 条 D. 20 条

8. 在中断控制方式的准备阶段，设置新屏蔽字的作用是  
A. 暂停外设对主存的访问 B. 暂停 CPU 对某些中断的响应  
C. 暂停 CPU 对一切中断的响应 D. 暂停 CPU 对主存的访问

9. 在 DMA 控制方式下，实现主存和高速外设之间的直接数据交换时，总线控制权归  
A. CPU 掌控 B. 主存掌控  
C. 程序员掌控 D. DMA 控制器掌控

10. 单地址指令  
A. 只能对单操作数进行加工处理  
B. 只能对双操作数进行加工处理  
C. 既能对单操作数，也能对双操作数进行加工处理  
D. 无处理双操作数的功能

## 非选择题部分

#### 注意事项：

用黑色字迹的签字笔或钢笔将答案写在答题纸上,不能答在试题卷上。

二、填空题：本大题共 15 空，每空 1 分，共 15 分。

11. 根据软件的用途，一般将软件分成系统软件和\_\_\_\_\_软件两大类。
  12. CPU 和主存储器之间通过一组总线相连，总线中有地址、\_\_\_\_\_、\_\_\_\_\_三组信号线。
  13. 计算机中常用的数据校验码有奇偶校验码、\_\_\_\_\_、\_\_\_\_\_。
  14. 表示一个数值数据需要确定三个要素：进位记数制、\_\_\_\_\_、\_\_\_\_\_。
  15. 根据指令显式给出的地址个数，指令可分为三地址指令、二地址指令、单地址指令和\_\_\_\_\_指令。
  16. 按指令格式的复杂度来分，可分为 CISC 与\_\_\_\_\_两种类型指令系统。
  17. Intel 将内部异常分为三类：分别是故障、陷阱和\_\_\_\_\_。
  18. 按存取方式分类，存储器分为随机存取存储器、\_\_\_\_\_存取存储器和\_\_\_\_\_存取存储器三类。
  19. I/O 接口是介于 I/O 总线和\_\_\_\_\_之间的硬件部分。
  20. I/O 数据传送主要有三种不同的控制方式：程序直接控制、\_\_\_\_\_控制和\_\_\_\_\_控制。

三、名词解释题：本大题共 5 小题，每小题 3 分，共 15 分。

21. 数据通路
22. 控制器
23. 字长
24. 寄存器间接寻址
25. 指令译码器（ID）

四、简答题：本大题共 4 小题，每小题 5 分，共 20 分。


26. 冯·诺依曼结构计算机的基本思想主要包括哪几个方面？
27. 一条指令中应该显式或隐式地给出哪些信息？
28. 通常一条指令的执行要经过哪些步骤？每条指令的执行步骤都一样吗？
29. SRAM 芯片和 DRAM 芯片各有哪些特点？各自用在哪些场合？

五、计算题：本大题共 3 小题，第 30、31 小题各 6 分，第 32 小题 4 分，共 16 分。

30. 假设某个频繁使用的程序 P 在机器 M1 上运行需要 20s，M1 的时钟频率为 1GHz。设计人员想开发一台与 M1 具有相同 ISA 的新机器 M2。采用新技术可使 M2 的时钟频率增加，但同时也会使 CPI 增加。假定 P 在 M2 上执行时的时钟周期数是在 M1 上的 2 倍，则 M2 的时钟频率至少达到多少才能使程序 P 在 M2 上的运行时间缩短为 4s？
31. 将十进制数 120 转换为 IEEE754 的单精度（32 位）浮点数格式，要求最后格式用十六进制数表示。注：IEEE754 单精度浮点数的计数公式为  $(-1)^s \times 1.f \times 2^{E-127}$
32. 假定某同步总线在一个总线时钟周期内传送一个 8 字节的数据，总线时钟频率为 50MHz，则总线带宽是多少？如果总线宽度改为 128 位，一个时钟周期能传送两次数据，总线时钟频率为 100MHz，则总线带宽是多少？

六、综合题：本大题共 2 小题，每小题 12 分，共 24 分。

33. 某计算机字长 16 位，采用 16 位定长指令格式，部分数据通路结构如图所示。假设 MAR 的输出一直处于使能状态。
  - (1) 逻辑指令“SUB R1, (R2)”在执行阶段需要多少个节拍？该指令功能为 $M[R[R1]] \leftarrow R[R1] - M[R[R2]]$ 。
  - (2) 写出执行阶段每个节拍的功能和有效控制信号。



题 33 图

34. 某计算机主存地址空间大小 8MB，按字节编址。主存与 Cache 之间采用直接映射方式，块大小为 1K 字节。Cache 数据区大小为 32KB。
- (1) 该 Cache 共有多少行？
  - (2) 主存地址需多少位？如何划分？要求说明每个字段的含义、位数和在主存地址中的位置。